LDO核心架构：P-MOS+运放

LDO工作原理就一句话：通过运放调节P-MOS的输出。运放控制P-MOS的打开程度。

LDO内部产生一个基准电压，作为运放的反向电压，将LDO的输出电压通过分压作为运放的正向输入电压。 运放的输出去控制P-MOS管的工作状态。

P-MOS，相当于一个压控的可变电阻。

P-MOS处于线性电阻区，可看成一个压控可变电阻。输入的VIN电压，经过这个P-MOS管后变为输出电压，这里P-MOS管的作用为将输入电压通过P-MOS的线性电阻区，将电压动态衰减值VOUT电压。

LDO的负反馈回路

最小的输入电压 VIN 必须大于 VOUT + VDO。需要注意，这与器件 Datasheet 中所给出的输入电压最小值无关。

LDO的工作原理是通过负反馈调整输出电流使输出电压保持不变。LDO是一个降压型的DC/DC 转换器，因此Vin ＞ Vout，它的工作效率:
      η= Pout/Pin=(Iout×Vout)/(Iin×Vin)
      η= (Iout×Vout)/((Iout+Ignd)×Vin)
        LDO的工作效率一般在60~75%之间，静态电流小的效率会好一些。在忽略 LDO 静态电流的情况下，可以采用 VOUT / VIN 式子来计算效率。

计算例子见 附录一：LDO使用之热阻考虑。

Pd=(Vin-Vout)×Iout+Vin×Ignd
      式中，Ignd:接地电流有时也记作Iq:静态电流。因为Ignd很小，所以一般估算为：
      Pd=(Vin-Vout)xIout。
       最大允许功耗(PDMAX)是最大环境温度(TA),最大允许结温(TJMAX)(+125°C) 和结点到空气间热阻（RθJA) 的函数。对于安装在典型双层FR4 电解铜镀层PCB板上的5引脚SOT-23A封装器件，其（RθJA)约为250°C/Watt。
       PDMAX=(TJMAX-TA)/RθJA
       将计算出的Pd代入上式，可求出 TJ，然后将TJ与datasheet给出的最大允许节温相比较，如果TJ        一般电源LDO允许的最大节温为125°C。所以，可以计算出PDMAX，满足PD<=PDMAX即可。
************
热阻的计算：
RθJA = RθJC +RθCS + RθSA
其中：RθJA为LDO结到周围环境的热阻
RθJC为LDO结到表面（封装）的热阻
RθCS为LDO表面（封装）到散热片的热阻
RθSA为LDO散热片到周围环境的热阻
************

用最通俗的话解释就是，电源的输入与输出的纹波的比值，PSRR越高，表明LDO对于纹波的抑制效果更好，打个比方输入纹波为10mV，PSRR 为75dB，那么输出的纹波幅度为1.8uV（纹波降低约5623倍）。

定义: 又称源效应或电网调整率，是指输出电压随输入电压的线性变化的波动，条件是全满载。（输入电压在额定范围内变化时，输出电压之变化率. ）

       Line Regulation(+)=(Vmax-Vnor)/Vnor

       Line Regulation(-)=(Vnor-Vmin)/Vnor

       Line Regulation=(Vmax-Vmin)/Vnor

       Vnor:输入电压为常态值,输出为满载时之输出电压.

       Vmax:输入电压变化时之最高输出电压.

       Vmin:输入电压变化时之最低输出电压.

说明：如只是简单计算Line Regulation ，Vnor可用Vrated即输出电压标称值。

定义: 又称负载效应，是指输出电压随负载变化的波动，条件是输入为额定电压。电源负载的变化会引起电源输出的变化,负载增加,输出降低,相反负载减少,输出升高。好的电源负载变化引起的输出变化减到最低,通常指标为3%~5%。

       Line Regulation(+)=(Vml-Vhl)/Vhl

       Line Regulation(-)=(Vhl-Vfl)/Vhl×100%

       Line Regulation(%)=(Vml-Vfl)/Vhl×100%

       Vml:最小负载时之输出电压

       Vfl:满载时之输出电压

       Vhl:半载时之输出电压

说明：如只是简单计算Load Regulation，Vhl可用Vrated即标称电压来代替.

检验方法：输入为额定电压，分别在负载为空载、全满载两种输出情况下，负载反复投切。观察示波器及万用表，测量输出电压幅值和波形，记下投切过程中的输出电压最大和最小值，利用上述公式求得负载调整率。例如某5V直流稳压电源的输出电流从0增加到最大电流1A，它的输出电压从5.00V降到了4.50V，降落值0.5V除以标称输出电压5V，得到10%，这就是该电源的负载调整率。

静态电流往往在我们设计超低功耗产品时重点关注，比如，一款蓝牙设备，整机待机状态电流仅为1.5uA，但LDO静态电流如果高达70uA甚至更高将严重影响待机时间，我们必须选择静态电流在uA级别的LDO来满足设计要求。

噪声是衡量一个LDO性能的最关键参数，噪声可以通过两种手段降至最低，第一，选择本底噪声很低的LDO型号，第二在电路设计中将可能引入的电源噪声降至最低。但我们选型和设计中没必要吹毛求兹，选择能够满足电路要求的LDO即可。选择合适的才是最好的。

输出电容器的 ESR 对于器件的稳定性来说至关重要。有的 LDO 声明采用具有较高 ESR 的钽电容器，那么一定不要选用极低 ESR 的陶瓷电容器。然而有的 LDO 能够在未采用输出电容器或者只采用了低 ESR 的陶瓷类型的输出电容器，稳定性就可以保证。曾经看到有的资料据此认为，“可以确认，可在采用任何类型的输出电容器的情况下具有稳定的工作特性。”---这点我一直不敢苟同，实在值得商榷。作为设计人员，应严格按照具体 LDO 器件的 Datasheet 选择最为合适类型的输出电容器。

在某些 LDO 的输出端上的电压高于输入端的电压的特殊应用中，反向泄漏保护可以有效防止电流从 LDO 的输出端流向输入端。如果忽视这点，这种反向泄漏会损坏输入电源，特别是当输入电源为电池的时候，尤其需要重视。

如果负载端为 RF、音频或其他对噪声敏感的应用，那么应选择具有高电源纹波抑制（PSRR）的 LDO，以实现对输入电源的抗噪性，以及低输出噪声（〈50uVms）。有的 LDO 具有一个用来增加电容以降低输出噪声的旁路（BP）引脚，亦可起到一定作用。
LDO应用
        LDO的应用电路十分简单方便，它工作时仅需要二个作输入、输出电压退耦降噪的陶瓷电容器。
      Vin和Vout的输入和输出滤波电容器应当选用宽范围、低等效串联电阻(ESR)、低价陶瓷电容器，使LDO在零到满负荷的全部量程范围内具有良好的稳压效果。一些LDO有一个“Bypass”管脚，由它连接一个小的电容器，可以进一步降低噪音。
       LDO的工作效率一般在60~75%之间，静态电流小的效率会好一些。
输入电压，压差电压（VDO）
       线性稳压器件的压差电压常常被误解。正如上面讨论的，VI和VO之间的电压差是通过线性稳压器后的压降。对于固定的负载电流，线性稳压器的输入与输出的电压降越小功率散耗就越低。压差电压是LDO稳压器技术指标中定义的能够稳压工作时VI和VO之间最小的差值又称为VDO。

现USB标准中，按照速度等级和连接方式分为以下七种版本。注意USB-IF当前正式的主版本号只有USB 2.0和USB 3.2两个。

RS232：传输速率一般不超过20Kbps，速率低，抗干扰能力差，RS-232C能传输的最大距离不超过15m（50英尺）。

RS422：定义了一种平衡通信接口，将传输速率提高到10Mbps，传输距离延长到4000英尺（速率低于100Kbps时），并允许在一条平衡总线上连接最多10个接收器。RS-422是一种单机发送、多机接收的单向、平衡传输规范，被命名为TIA/EIA-422-A标准。

RS485：增加了多点、双向通信能力，即允许多个发送器连接到同一条总线上，同时增加了发送器的驱动能力和冲突保护特性，扩展了总线共模范围，后命名为TIA/EIA-485-A标准。最高传输速率10Mbps，抗干扰能力强，可以传距离1.5km。

平衡双绞线的长度与传输速率成反比，在100Kbps速率以下，才可能使用规定最长的电缆长度。只有在很短的距离下才能获得最高速率传输。一般100米长双绞线最大传输速率仅为1Mbps。

全双工通信，传输速率可达几Mbps水平，比I2C快。

SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS（片选）。

（1）SDI – Serial Data In,串行数据输入；

（2）SDO – Serial Data Out,串行数据输出；

（3）SCLK – Serial Clock,时钟信号，由主设备产生；

（4）CS – Chip Select,从设备使能信号，由主设备控制。

半双工，只有2根线。数据线和时钟线。

标准速度：100kbps

快速模式：400kbps

高速模式：3.4Mbps

在大多数情况下，由于I2C接口采用Open Drain机制，器件本身只能输出低电平，无法主动输出高电平，只能通过外部上拉电阻RP将信号线拉至高电平。因此I2C总线上的上拉电阻是必须的，如图所示。

  因为I2C总线在空闲时必须拉高，只有是高的才能拉成低的，所以这是之所以规定空闲时必须为高的一个原因，要是保持“低”的话，那是不可能成为“多主”总线的。

  其实I2C总线接口在工作时只会检测高低电平，他不会在乎有无上拉电阻的问题，所以总线必须满足时序要求。

  上拉电阻的大小，会牵扯到两个问题，一个是功耗，一个是速度问题，两者是一个矛盾体。如果你想尽量提高速度，那么就牵涉到总线电容的问题，其实很容易理解，上拉电阻与总线的电容形成了RC，高速时将直接影响通讯！因为总线拉高时有个充电时间以及高电平的阀值，如果还没有充电到足以保证从器件可以识别的高电平的阀值时主器件就以为完成了一个总线动作的话，那么通讯肯定是不能进行的！
       如果你想尽可能降低功耗，那么就要尽可能增大电阻以最大可能的减小电路各部分的消耗电流从而实现整体降低功耗！但不可能无限大，否则充电时间你会受不了的！

I2C协议还定义了串联在SDA、SCL线上电阻Rs。该电阻的作用是，有效抑制总线上的干扰脉冲进入从设备，提高可靠性。这个电阻的选择一般在100～200ohm左右。当然,这个电阻并不是必须的，在恶劣噪声环境中，可以选用。

I2S有4个主要信号：

串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数。

帧时钟LRCK，(也称WS)，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据。LRCK的频率等于采样频率。

串行数据SDATA，就是用二进制补码表示的音频数据。

有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍。在DAC内部的delta-sigma调制器以及数字滤波器都需要用到这个时钟，大部分的DAC可以使用内部的振荡器产生这个时钟，在某些要求较高的场合，例如HIFI音响系统等，需要使用一个额外的高质量的时钟用以获得最好的性能。这时候就需要用到MCLK信号了。切记，MCLK并不是必须的。可有可无，看设计要求。

也就是通常的网速。

早期的以太网传输速率只有10Mbps。

百兆网：理论上最大100Mbps。

千兆网：理论上最大1Gbps。

最高能达10Mbps。

SATA1.0：理论传输速度是150MB/s（或者1.5Gb/s），实际也就30MBps。

SATA2.0： 300MBps，即3Gbps。实际也就80MBps。

SATA3.0： 600MBps，即6Gbps。

eSATA：理论传输速度可达到1.5Gbps或3Gbps。

PCI：32位，33MHz时钟频率，速率是33*4 = 133MBps，即1Gbps。

PCI 2.1：64位，66MHz时钟频率来说：速率是66*8 = 528MBps，即4Gbps。

CAN，全称为“Controller Area Network”，即控制器局域网，是国际上应用最广泛的现场总线之一。

直接通信距离最远可达10km(速率4Kbps以下)。

通信速率最高可达1MB/s(此时距离最长40m)。

可以多主方式工作，网络上任意一个节点均可以在任意时刻主动地向网络上的其他节点发送信息，而不分主从，通信方式灵活。

网络上的节点可分成不同的优先级，可以满足不同的实时要求。

采用非破坏性位仲裁总线结构机制，当两个节点同时向网络上传送信息时，优先级低的节点主动停止数据发送，而优先级高的节点可不受影响地继续传送数据。

可以点对点，一点对多点及全局广播几种传送方式接收数据。

PCI Express 总线频率 2500 MHz，这是在 100 MHz 的基准频率通过锁相环振荡器(Phase Lock Loop，PLL)达到的。

串行总线带宽(MB/s) = 串行总线时钟频率(MHz) * 串行总线位宽(bit/8 = B) * 串行总线管线 * 编码方式 * 每时钟传输几组数据(cycle)

PCI Express x1 总线位宽是 1位，总线频率 2500 MHz，串行总线管线是 1 条，每时钟传输 2组数据，编码方式为 8b/10b，它的带宽为 476.84 MB/s，即 3814.7 Mbps。（带宽是 PCI 的 3.75 倍。）

公式是 2500000000(Hz) * 1/8(bit) * 1(条管线) * 8/10(bit) * 2(每时钟传输2组数据) = 500000000 B/s = 476.8371582 MB/s，即 3814.6972656 Mbps。

下面给出其它类型组合的带宽。

PCI Express x2 的带宽为 953.68 MB/s，即 7629.4 Mbps。（此模式仅用于主板内部接口而非插槽模式）

PCI Express x4 的带宽为 1907.36 MB/s，即 15258.9 Mbps。

PCI Express x8 的带宽为 3814.72 MB/s，即 30517.8 Mbps。

PCI Express x16 的带宽为 7629.44 MB/s，即 61035.5 Mbps。（带宽是 AGP 8X 的 3.75 倍。）

PCI Express x32 的带宽为 15258.88 MB/s，即 122071 Mbps。

差分放大电路的输入信号是从集成运放的反相和同相输入端引入，如果反馈电阻RF等于输入端电阻R1，输出电压为同相输入电压减反相输入电压，这种电路也称作减法电路。

基本电路、电压并联负反馈输入端虚短、虚断。运放的平衡电阻是用来平衡运放的两个输入端子的失调电流的，使得两个端子的电压平衡，从而使运放的偏置电流不会产生附加的失调电压。

Vo = -Vi*（Rf / R1）

特点：

反相端为虚地，所以共模输入可视为0，对运放共模抑制比要求低

输出电阻小，带负载能力强

要求放大倍数较大时，反馈电阻阻值高，稳定性差。

1. 基本电路：电压串联负反馈

特点：

输入电阻高，输出电阻小，带负载能力强

V-=V+=Vi，所以共模输入等于输入信号，对运放的共模 抑制比要求高

输入电阻大输出电阻小，能真实地将输入信号传给负载而从信号源取流很小 。

EMC即电磁兼容（Electromagnetic Compatibility），是指电子、电气设备或系统在预期的电磁环境中，按设计要求正常工作的能力，也是电子、电气设各或系统的一项重要的技术性能。

电磁干扰有传导干扰和辐射干扰两种。

传导干扰是指通过导电介质把一个电网络上的信号耦合（干扰）到另一个电网络。

辐射干扰是指干扰源通过空间把其信号耦合（干扰）到另一个电网络。

传导、辐射、骚扰和干扰

EMC设计则是在产品设计过程中，利用一定的设计技巧和额外的技术手段提高产品的EMC性能（包括产品的抗干扰能力和产品的抗骚扰水平），并能在一定环境中按照产品的设计期望正常运行。为了衡量到达实际应用环境前产品的EMC性能，则需要进行EMC测试。对应于以上产品各项FMC指标，EMC测试通常也有如下两个方面。

即处在一定环境中的设备或系统正常运行时，不应产生超过相应标准所要求的电磁能量于扰。这样的电磁干扰有：

电源线传导骚扰（CE）测试；

信号、控制线传导骚扰（CE）测试；

辐射骚扰（RE）则试；

谐波电流（Harmonic）测试；

电压波动和闪烁（Fluctuation and Flicker）测试。

1. EMI测试

符合CISPR25（对应国标为GB18655）、CISPR12（对应国标为GB14023）、SAEJ551/5（对应国标为GB18387）标准的辐射骚扰测试；

符合CISPR25（对应国标为GB18655）标准的传导耦合／瞬态发射骚扰测试。

即处在一定环境中的设各或系统正常运行时，设各或系统能承受各种类型的电磁能量干扰。这种电磁能量干扰主要有：

静电放电（ESD）抗扰度测试；

电源端口的电快速瞬变脉冲群（EFT／B）抗扰度测试；

信号线、控制线的电快速瞬变脉冲群（EFT／B）抗扰度测试；

电源端口的浪涌（SURGE）和雷击测试；

信号线、控制线的浪涌（SURGE）和雷击测试；

壳体辐射抗扰度（RS）测试；

电源端口的传导抗扰度（CS）测试；

信号线、控制线的传导抗扰度（CS）测试；

电源端口的电压跌落与中断测试（DIP）。

1. EMS测试

符合1507637－1／2标准规定的电源线传导耦合／瞬态抗扰度测试；

1）传导性ESD防护

对静电电流在电路中防护主要使用一些保护器件，在敏感器件前端构成保护电路，引导或耗散电流。此类保护器件有：陶瓷电容，压敏电阻，TVS管等。

2）辐射性ESD防护

对于静电产生的场对敏感电路产生影响，防护方法主要是尽量减少场的产生和能量，通过结构的改善增加防护能力，对敏感线路实施保护。对场的保护通常比较困难，在改良实践中探索出了一种叫做等位体的方法。通过有效地架接，是壳体形成电位相同体，抑制放电。事实证明此种方式有效易于实施。

防护静电的一般方法有许多，包括减少静电的积累；使产品绝缘，防止静电发生；对敏感线路提供支路分流静电电流；对放电区域的电路进行屏蔽；减少环路面积以保护电路免受静电放电产生的磁场的影响。有针对直接放电的，也有针对关联场的耦合。

信号完整性是指信号在信号线上的质量。

信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。

常见信号完整性问题及解决方法问题

反射就是在传输线上的回波。信号功率（电压和电流）的一部分传输到线上并达到负载处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不会发生了。

源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。

串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。