EP610DC-35、EP610DM-35、EP610PC-35对比区别

高亮显示差异参数

型号 EP610DC-35 EP610DM-35 EP610PC-35

描述 CPLD Classic Family 300Gates 16 Macro Cells 28.6MHz 5V 24Pin CDIPUV PLD, 37ns, PAL-Type, CMOS, CDIP24, 0.300 INCH, WINDOWED, CERDIP-24CPLD Classic Family 300Gates 16 Macro Cells 28.6MHz 5V 24Pin PDIP

数据手册 ---

制造商 Altera (阿尔特拉) Altera (阿尔特拉) Altera (阿尔特拉)

分类 FPGA芯片

安装方式 Through Hole - Through Hole

引脚数 24 - 24

封装 CDIP CDIP DIP

工作温度(Max) 70 ℃ - -

工作温度(Min) 0 ℃ - -

电源电压 5 V - -

封装 CDIP CDIP DIP

产品生命周期 Obsolete Obsolete Obsolete

RoHS标准 Non-Compliant - Non-Compliant

含铅标准 Contains Lead - -

ECCN代码 EAR99 - -