IC验证零基础学习-数电部分学习笔记

IC验证零基础学习-数电部分学习笔记
第一部分 从第一章到第三章
主要内容：
四进制之间的转换，二进制操作基础，原码/反码/补码操作，常见的编码形式；
三种基本操作、基本和常用公式、基本定理、逻辑函数表示和简化方法。
半导体二极管特性，CMOS门电路，TTL门电路
一、
1） 数字信号：物理量的变化在时间和数量上是分散和不连续的。
模拟信号：物理量的变化在时间和值上是连续的。
2） 二进制逢二进一，八进制逢八进一，十进制逢十进一，十六进制逢十六进一。
二转十：将二进制数值各项开始乘2对应次幂，然后相加。个位对应20次幂，升位依次增加1次幂，降位依次减少1次幂。
十转二：如果整数部分反复除以2，余数为0，则二进制值为0；如果余数为1，则二进制值为1。第一个结果是二进制的最低水平；小数部分反复乘以2。如果积累1，二进制值为1，否则为0。第一个结果是小数部分的最高水平。
二转十六：将4位看成一个整体，进行转换。A/B/C/D/E/F——10~15。
十六转二:每个人可以用等值的四位二进制代替。
八转二：将三位作为一个整体，进行转换。
二转八:每个人都可以用等值的三位二进制代替。
8-10-16进制之间的转换可以先转换为二进制。
3)原码、反码、补码。
二进制前增加了一个符号位，0表示正数，1表示负数，此时为原码。
正数原码、反码、补码。负反码是原码的符号位不变，其他位0变1，1变0；负补码是负反码加1。
4)常用编码
8421码又叫BCD码，是最常用的二进制。
余3码：数值比它所表示的十进制数码多3，是一种变权码，主要特征是两个相邻代码之间只有一个状态不同。
格雷码：又称循环码，是两个相邻代码之间只有一个不同的状态，不会产生过渡性的噪声。
二、
1)逻辑操作的数学方法-布尔代数
三个基础:和、或、非；与非、或非、与或非、异或同或；
2)逻辑代数的关键公式和定理:摩根定理–（A B）‘=A’·B’、（A·B）‘=A’ B’。
代入定理:在任何包含变量A的逻辑等式中，如果在另一个逻辑代入式中所有A的位置仍然建立。
反演定理:对于任何逻辑Y，若将其中所有·”换成“ ”，“ ”换成“·，0换成1，1换成0，原变量换成反变量，反变量换成原变量，结果是Y.遵守两条规则:(1)仍需遵守先括号，再乘，最后加的运算优先顺序；(2)不属于单个变量的反号应保持不变。
对偶定理:对于任何逻辑Y，若将其中的·”换成“ ”，“ ”换成“·，0换成1，1换成0，得到新的逻辑YD，这个YD它被称为Y式，或Y与YD相互对偶。
3)逻辑函数的表达:逻辑真值表、逻辑函数式、逻辑图、波形图。
4)最小项:在n变量逻辑函数中，如果m是一个包含n个因素的乘积项，这个n个变量以原变量或反变量的形式出现在m中一次，则称为m是该组的最小项。
5)逻辑函数简化方法:公式简化、卡诺图简化(附解释连接)
三、
1）MOS管道：金属氧化物-半导体场效应管。CMOS电路：互补对称金属氧化物半导体电路
MOS管类型：N沟通增强型，P沟通增强型，N沟通耗尽，P耗尽沟。记住标准符号。
噪声容量：在确保输出水平基本不变（变化尺寸不超过规定允许限度）的情况下，允许输入信号的水平有波动范围，称为输入端的噪声容量。
2）漏极开路输出门电路，简称OD门，在CMOS在电路中，为了满足输出电平的变换，吸收大负载电流，实现线路和连接的需要，有时将输出电路结构改为漏极开路输出MOS管道。使用时，输出端必须通过上拉电阻RL接收电源。
传输门：可用于模拟开关，传输连续变化的模拟电压信号。
三态输出门：除高低电平外，输出还有第三个状态–高阻态。这种电路结构总是连接在集成电路的输出端，也称为输出缓冲器。可用于构建总线结构。
3）TTL门电路与CMOS电路在很多地方都很相似，不再是主流。
第二部分 第四章至第六章
主要内容：组合逻辑电路、常用的组合逻辑电路及其竞争-冒险现象
从逻辑功能或触发方法识别触发器
时序逻辑电路，常用的时序逻辑电路及其竞争-冒险现象，重点掌握状态机相关知识。
记住常用组合和时序逻辑电路的功能特征，这些都是构成更复杂电路的基本模块。
一、
1)组合逻辑电路：在组合逻辑电路中，任何时刻的输出仅取决于此时的输入，与原始状态无关。
2)常用的组合逻辑电路
(1)编码器:将输入的每个高低电平信号编成相应的二进制代码。主要有普通编码器和优先编码器。
①普通编码器:任何时候只允许输入一个编码信号，否则输出会混乱。
②优先编码器：允许同时输入两个以上的编码信号。优先级已在设计中排序。
(2)翻译器:翻译每个输入的二进制代码对应的输出高低电平信号或另一个代码。
(3)数据选择器:在数字信号的传输过程中，有时需要从一组数据中选择一个，即数据选择器或多路开关。
(4)加法器:加法器是构成算术运算器的基本单元。一个加法器有半加法器和全加法器，区别在于是否考虑低位进位；多个加法器包括串行进位加法器和先进进位加法器。串行进位操作速度慢，先进进位操作速度快。
(5)数值比较器:一位数值比较器和多位数值比较器。
3)竞争:将门电路的两个输入信号同时跳转到相反的逻辑电平(一个跳0，另一个跳1)称为竞争。由于竞争，在电路输出端产生尖峰脉冲的现象称为竞争-冒险。
为了提高使用的灵活性和功能的扩展，在大多数中型集成组合逻辑电路上设置了额外的控制端（使用端、选择输入端、电影选择端、禁止端等）。
4)消除竞争-冒险的方法
(1)接入滤波电容器；方法简单易行，但输出电压的波形被破坏，
（2）引入选择脉冲；方法简单，不需要添加电路元件，但必须尝试获得与输入信号同步的选择脉冲，对脉冲的宽度和工作时间有严格的要求。
(3)修改逻辑设计；如果使用得当，有时会得到满意的效果。
二、
1)触发器:能够存储一位二值信号的基本单元电路统称为触发器。
两个基本特征:(1)具有用于表示逻辑状态的0和1或二进制数0和1的稳定状态。(2)在触发信号的操作下，可根据不同的输入信号设置为0或1。
2)可分为电平触发、脉冲触发和边缘触发。
根据不同的触发器逻辑功能可分为：SR触发器、JK触发器、T触发器、D触发器。
根据存储数据的原理：静态触发器和动态触发器，静态触发器通过电路状态自锁存储数据；通过MOS存储电荷存储在管栅极输入电容器上的数据。
3)当系统中有多个触发器需要同时移动时，可以使用同一个触发器CLK信号作为同步控制信号。CLK这种控制方法称为电平触发方法。
电平触发的动作特征:(1)只有当CLK触发器只有在有效电平时才能接收输入信号，并根据输入信号将触发器的输出置于相应状态。CLK=一、S而R状态的变化可能会导致输出状态的变化。CLK回到0后，触发器被保存下来CLK回到以前瞬间的状态。
根据上述动作特点，如果是CLK=1期间S、R如果状态多次变化，触发器输出状态也会多次翻转，降低了触发器的抗干扰能力。
4)希望提高触发器工作的可靠性CLK在周期中，输出端的状态只能改变一次。为此，脉冲触发器是在电平触发器的基础上设计的。脉冲触发器使用两个SR触发器构成主从结构。
使用主从结构的触发器时必须注意：只有在CLK=1总时间输入状态不变的情况下，使用1CLK触发器的次态材料必须是正确的。
5)为了提高触发器的可靠性和抗干扰性，希望触发器的次态仅取决于CLK当信号下降（或上升）到达时，输入信号状态。边缘触发器由两个D触发器组成。
6）这里只用记住T与D触发器特性表
（1）T触发器，当T=1:00，每个时钟信号都会翻转一次；T=0时，信号保持不变。
（2）D触发器，Q*=D。
7)建立时间:输入信号应先于CLK动作沿着到达时间，使用t-set表示。
保持时间：指CLK输入信号仍然需要保持不变的时间。保持时间t-H表示。
三、
1)时序逻辑电路：任何时刻的输出信号不仅取决于当时的输入信号，还取决于电路的原始状态，或与以前的输入有关。
由于存储电路中触发器的动作特性不同，同步时序电路和异步时序电路可分为时序电路。在同步时序电路中，触发器状态的变化是在同一时钟信号操作下同时发生的，而在异步时序电路中，触发器状态的变化不是同时发生的。
2)时间电路根据输出信号的特性分为米利（Mealy）型和穆尔（Moore）型。
（1）在Mealy型电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量；
（2）在Moore输出信号仅取决于存储电路的状态。
Moore型电路只是Mealy型电路只是一个特例。
3)由于时序逻辑电路在有限的电路状态下按一定的规律转换，因此时序电路称为状态机（State Machine，简称SM）.
4)时序逻辑电路可用状态转换表、状态转换图、状态机流程图和时序图表示。状态转换表不常用。
(1)状态转换图，圆圈表示电路状态，箭头表示状态转换方向，箭头旁注明状态转换前的输入变量和输出值，输入变量通常写在斜线上，输出值写在斜线下。
(2)时序电路(状态机)逻辑功能的另一种描述形式称为状态机流程图，简称SM图。SM图中有三种图形符号：状态框-矩形、判断框-菱形、条件输出框-扁圆形。
（3）时序图还可以将状态转换表的内容以时间波形的形式绘制，以便于实验观察的方法检查时序电路的逻辑功能。在输入信号和时钟脉冲序列的作用下，电路状态和输出状态随时间变化的波形称为时序图。最适合在实验调试阶段使用。
5)常用的时序逻辑电路
（1）寄存器与移位寄存器
寄存器用于存储一组二值代码，一个触发器可以存储一位二值代码，因此由N个触发器组成的寄存器可以存储一组N位二值代码。
除了存储代码的功能外，移位寄存器还具有移位功能。移位功能是指寄存器储的代码能够在移位脉冲的作用下依次左移或右移。因此移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行-并行转换，数值的运算以及数据处理。
（2）计数器，计数器不仅能用于对时钟脉冲计数，还可以用于分频，定时，产生节拍脉冲和脉冲序列以及进行数字运算等。
（3）顺序脉冲发生器，在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作。这就要求系统的控制部分能给出一组时间上有一定先后顺序的脉冲信号，再用这组脉冲形成所需要的各种控制信号，顺序脉冲发生器就是用来产生这样一组顺序脉冲的电路。
（4）序列信号发生器，在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号。通常将这种串行数字信号称为序列信号，产生序列信号的电路称为序列信号发生器。
序列信号发生器的构成有很多种，一种比较简答和直观的方法是用计数器和数据选择器；另一种方法是采用带反馈电路的移位寄存器。
6）时序逻辑电路中的竞争-冒险现象
时序逻辑电路中存在的组合逻辑电路的竞争-冒险现象前面已经讲过了；存储电路（触发器），当输入信号和时钟信号同时改变，而且途径不同路径达到同一触发器时，便产生了竞争，竞争的结果有可能导致触发器误动作，这种现象称为存储电路（触发器）的竞争-冒险现象。
第三部分 第七章至第八章
本部分以基础名词介绍为主
半导体存储器是一种能存储大量二值信息（或称为二值的数据）的半导体器件。通常把存储量和存取速度作为衡量指标。
1）从存取功能上可以分为只读存储器（Read-Only Memory，简称ROM）,随机存储器（Random Access Memory，简称RAM）两大类。
ROM的优点是电路结构简单，而且断电后数据不会丢失；缺点是只适用于存储那些固定数据的场合。
RAM在正常状态下就可以随时快速地向存储器里写入数据或从中读取数据。根据采用的存储单元工作原理的不同，可分为静态存储器（State Random Access Memory，简称SRAM），动态存储器（Dynamic Random Access Memory，简称DRAM）。DRAM存储结构简单，集成度远高于SRAM，DRAM的存取速度不如SRAM快。
2）可编程只读存储器-PROM，Programmable Read-Only Memory
可擦除的可编程只读存储器-EPROM，Erasable Programmable Read-Only Memory
紫外线擦除的可编程只读存储器-E2PROM
快闪存储器-Flash Memory：写入是利用雪崩注入的方法是浮栅充电的，擦除是利用隧道效应进行的。
3）ASIC-专用集成电路，Application Specific Integrated Circuit PLD-可编程逻辑器件，Programmable Logic Device
SOC-片上系统，System on Chip PAL-可编程阵列逻辑，Programmable Array Logic
GAL-通用阵列逻辑，Generic Array Logic EPLD-可擦除的可编程逻辑器件，Eraseble Programmable Logic Device
CPLD-复杂的可编程逻辑器件，Complex Programmable Logic Device FPGA-现场可编程门阵列，Field Programmable Gate Array

参考书籍：《数字电子技术基础》阎石