锐单电子商城 , 一站式电子元器件采购平台!
  • 电话:400-990-0325

解析在PCB设计中采用时间交替超高速模数转换器

时间:2022-06-27 14:30:00

采用时间交替模数转换器(ADC),对于设计工程师来说,以每秒数十亿次的速度采集同步采样模拟信号是一个巨大的技术挑战,需要一个非常完美的混合信号电路。时间交替的基本目标是在不影响分辨率和动态性能的情况下,增加转换器,使采样频率翻倍。


本文探讨了时间交替模数转换器的主要技术困难,并提供了可行的系统设计指导,包括创新元件功能和设计方法,可以解决上述问题。本文还提供了 7Gsps测量双转换器芯片交替解决方案FFT结果。本文还描述了实现高性能所需的应用支持电路,包括时钟源和驱动放大器。


对更高采样速度的需求不断增加


何时提高采样频率更有益。原因是什么?这个问题有很多答案。模数转换器的采样速度基本上直接决定了采样瞬间数字瞬时带宽。尼奎斯特和香农的采样定理证明了最大的采样带宽(BW)相当于采样频率Fs的一半。


3GSPS模数转换器在一次采样期内实现采集1.5GHz模拟信号频谱。如果采样速度加倍,尼奎斯特带宽也加倍到3GHz。采样带宽倍增有利于许多应用程序。例如,无线电收发器架构可以增加信息信号载波,从而增加系统数据输出。采样频率倍增也可以增加飞行时间 (TOF)原理的LIDAR测量系统的分辨率。实际上,通过缩短有效采样期,可以降低飞行时间测量值的不确定性。


数字示波器还需要高采样频率Fs/输入频率FIN比值,以准确地收集复合模拟或数字信号。为了收集输入频率的谐波部分,采样频率必须是输入频率(最大值)的倍数。例如,如果示波器采样频率不够高,且更高阶谐波位于模数转换器的尼奎斯特带宽外,则方形波显示为正弦。


图1显示了示波器前端双采样频率的好处。GSPS采样波形是采样模拟输入更准确的表示形式。许多其他测试仪器系统(如质谱仪和伽马射线望远镜)依赖于较高的过采样/FIN脉冲波形测量。


图1:以3GSPS和6GSPS采样的247.77MHz信号时域值图。


增加采样频率还有其他优点。采样信号还实现了通过数字滤波提高数字域增益的特点。事实上,模数转换器的噪声底部可以扩散到更大的输出带宽上。双固定输入带宽的采样率在动态范围内提高了噪声3dB。采样频率每倍增一次,将为动态范围提供额外的3dB。


时间交替技术的难点


时间交替的主要困难是准确校准通道间采样时钟边缘IC对固有变化的补偿。准确匹配单独模拟数据转换器之间的增益、偏移和时钟相位是一个巨大的挑战,主要是因为这些参数都取决于频率。动态性能和分辨率将降低,除非这些参数能够准确匹配。图2显示了三个主要误差源。


图2:交替模数转换器产生的增益、偏移和时间误差。


采样时钟相位调整


通常,双通道交替转换器系统需要模数转换器输入采样时钟的时间来移动1/2个时钟周期。ADC083000结构采用芯片交替,时钟频率等于采样率的一半,即3GSPS时钟频率为1.5GHz。所以用两个ADC在083000双通道系统中,模数转换器输入采样时,钟边必须移动1/4个时钟周期或错开90(.5GHz时钟对应于166.67ps。


可以相对准确地计算相应1/4时钟周期相移的时钟信号接线长度。FR4印刷电路板材料,信号为20cm/ns(即50ps为1cm)速度传播。例如,如果传输到模数转换器的时钟布线比另一个长3cm,这将产生150ps的相移。难点在于精确符合附加的16.67ps时移。


ADC083000具有集成时钟相位调整功能,允许用户向输入采样时钟添加延迟,以实现相对于另一个模数转换器的采样时钟的相位移。可以通过SPI在总线上,模数转换器的时钟相位由两个内部寄存器手动调整。只能向一个方向移动,以增加延迟。设计工程师应确定两个分立模数转换器的位置,确定哪个在前面,并调整相位,使其采样边缘和另一个模数转换器采样边缘为90o,亚皮秒可以调整分辨率。


通道之间的增益和偏移匹配


在双转换器交替系统中,通道增益失配产生的误差电压会导致Fs/2-FIN和Fs/4±FIN图像杂散信号(假设输入信号在第一尼奎斯特频带)发生。8位转换器有28或256个代码。假设转换器的全输入范围是Vp-p,,LSB大小等于1V/256=3.9mV。我们可以得出1/2LSB精度所需的增益匹配为0.2%。


ADC083000的输入全范围电压或增益可以用9位数据分辨率进行线性和单调的调整。调整范围为7000mVp-p差分值的±20%,或560mVp-p至840mVp-p。


840mV-560mV=280mV.


29=512步幅


280mV/512=546.88μV


这个微调允许比上述要求更大.2%的增益匹配。


相邻通道之间的偏移失配会产生误差电压,导致Fs偏移杂散信号发生在/2处。由于偏移杂散信号位于尼奎斯特频带边缘,双通道系统的设计师通常可以计划系统频率,并专注于增益和相位匹配。


但是,假设所需的偏移匹配也是1/2LSB,ADC083000的输入偏移可以用9位分辨率从标称零偏移线性和单调调整到45mV偏移。因此,每个编码步骤提供0.176mV偏移9位分辨率为1/2LSB精确度。


同步数字输出


从两个模数转换器输出的数据流同步化对于实现优秀的采样速度和带宽组合至关重要。换句话说,如果转换器之间没有输出同步,则无法收集有意义的数据。千兆采样率模数转换器可以通过多种方式分离输出数据,以降低数字输出数据的传输率。用户可以选择将数据传输率分离为1/2或1/4,这取决于使用FPGA技术处理能力。


输出采集时钟(DCLK)也分开,可以SDR或DDR模式中的配置。然而,由于输入采样时钟和模数转换器 增加,多路分离带来了新的考虑问题DCLK输出之间的协调不确定性。ADC083000可准确复位采样时钟输入DCLK用户提供的输出关系DCLK_RST 脉冲确定。这允许多个模数转换器用于一个系统DCLK输出在与采样共享输入时钟相同的时间点跳跃,从而实现多个模数转换器之间的同步。


数字交替法


模拟校准是实现高动态范围、高整体集成解决方案的有效方法,其集成时钟相位、增益和偏移调整功能可提供高精度。


模拟校准的可行替代方法是交替数据的数字校正算法。该方法寻求在没有任何模拟偏移、增益或相位校正的情况下,在数字域校正数据转换器失配。理论上,这些算法可以独立工作,无需校准或理解输入信号。此外,数字偏移、增益和相位校正因素的结合时间也是关键系统指标。


SP Devices经验证,公司开发的算法是一种符合这些条件的数字后处理方法。SP Devices的ADX该技术继续在没有任何特殊校准信号或后期微调的情况下,为模数转换器的增益、偏移和时间偏差误差提供后台估计值。该算法有效地纠正静态和动态失配误差。


ADX技术估计误差,并利用所有抑制的失配误差重建信号。IP-core的误差校正算法对于任何输入信号类型均有效。该数字信号处理的结果超出ADX核心时间交替频谱消除了与失配相关的明显交替失真杂散信号。


配备两个ADC0830003GSPS、美国国家半导体参考板展示了8位模数转换器SP Devices算法。数据转换器使用板上的数据转换器FPGA中内嵌的ADX交替实现技术。图3为7GSPS数字卡框图。


图3:含LMX2531和LMH6554的ADQ108系统框图。


图4是SPDevicesADQ108数据采集卡输出频谱性能图。值得注意的是,杂散峰值部分是谐波失真引起的,交替杂散信号大大降低。


图4:采用ADX技术的模数转换器组合频谱。


超高速模数转换器支持电路


为了实现使用ADC083000等数据转换器可达到的高级性能,需要确保支持电路具有与数据转换器本身相匹配的性能。支持电路的关键要素包括:


1) 高性能、低抖动时钟源。


2) 用于驱动模数转换器输入的高线性、低噪声放大器或平衡/不平衡变换器。


建议使用LMX2531或LMX2541时钟同步器生成低抖动模数转换器时钟信号,使用LMH6554驱动模数转换器模拟输入。


LMX2531集成了相环(PLL)和VCO,并提供优于-160dBc/Hz的噪声底。可提供多种版本芯片接纳553MHz至2790MHz的不同频带。


为了实现更好的高输入频率SNR性能,建议使用较低相位噪声LMX2541作为适合的时钟源。LMX2541在2.1GHz具有小于2毫弧度角 (mrad)均方根的噪声,在3.5GHz具有小于3.5mrad均方根的噪声。LMX2541的锁相环具有-225dBc/Hz的校正噪声底,能在整数和分数模式中以最高104MHz相位检测速率(比较频率)工作。


LMH6554是业界最高性能的差分放大器。LMH6554的低阻抗差分输出可用于驱动模数转换器输入和任何中间滤波级。这种宽频全差分放大器可驱动8位至16位高速模数转换器,在800MHz以下具有0.1dB增益平坦度,在250MH时具有72dBcSFDR,并具有0.9nV/sqrtHz低输入电压噪声性能。


LMH6554在75MHz以下具有16位线性度,可驱动2V峰-峰电压至最低200欧姆负荷。LMH6554通过外部增益设置电阻器和集成共模反馈,可使用差分-差分或单端-差分配置。放大器提供最高1.8GHz的大信号带宽,8dB噪声和6200V/μs转换速率。


图5显示使用上述支持元件的典型应用框图。


图5:典型系统框图。


总结

本文阐述了交替高速模数转换器的难点和解决这些问题的几种方法。由于交替技术、低抖动时钟源和高性能放大器的进步,现在可以实现保持超过6GSPS的优异动态性能。

锐单商城拥有海量元器件数据手册IC替代型号,打造电子元器件IC百科大全!

相关文章